SEMICONDUCTOR DEVICE

Patent Number:

JP5075431

Publication date:

1993-03-26

Inventor(s):

KARUBE SHUNICHI

Applicant(s):

NEC CORP

Requested Patent:

☐ <u>JP50754</u>31

Application Number: JP19910232720 19910912

Priority Number(s):

IPC Classification:

H03K19/0185

EC Classification:

Equivalents:

Abstract

PURPOSE:To keep strictly accurately the matching of a signal transmission system together with its temperature characteristic even when a circuit with an ECL level for a bipolar transistor (TR) whose temperature characteristic is reverse to that of a MOS TR is connected to output terminals of all output buffers.

CONSTITUTION: A gate potential of an output PMOS TR of open drain configuration is controlled by an output of a differential amplifier. An output level at an output terminal 1a is compared and monitored alternately with a potential of a high potential reference voltage generator 10 or a low potential reference voltage generator 11 by using an operational amplifier 6. The result of monitor is fed back to a gate of an NMOS TR N5 deciding an operating current of the differential amplifier to change an output potential of the differential amplifier thereby adjusting a gate potential of a PMOS TR P and making the difference small. The result of monitor is fed back also to other output buffers 4b, 4c on the same chip.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (II) 特許出願公開番号

特開平5-75431

(43)公開日 平成5年(1993)3月26日

(51) Int. C1.5

識別記号

庁内整理番号

FΙ

技術表示簡所

H 0 3 K 19/0185

6959 - 5 J

H 0 3 K 19/00

101 B

審査請求 未請求 請求項の数1

(全7頁)

(21)出願番号

特願平3-232720

(22)出願日

平成3年(1991)9月12日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 軽部 俊一

東京都港区芝五丁目7番1号日本電気株式会

社内


(74)代理人 弁理士 内原 晋

(54) 【発明の名称】半導体装置

(57)【要約】

【構成】オープンドレイン構成の出力PMOSトランジ スタPのゲート電位を差動増幅器の出力で制御する。出 力端子1 a の出力レベルを演算増幅器6 で、高電位基準 電圧発生器10または低電位基準電圧発生器11の電位 と交互に比較し監視する。監視結果を、差動増幅器の動 作電流を決めるNMOSトランジスタN5のゲートにフ イードバックし、差動増幅器の出力電位を変化させて出 力のPMOSトランジスタPのゲート電位を調整し、差 異を小さくする。監視結果は、同一チップ上の他の出力 パッファ4b, 4cにもフィードバックする。

【効果】全ての出力バッファの出力端子に、MOSトラ ンジスタとは温度特性が反対のハイポーラトランジスタ のECLレベルの回路が接続されても、信号伝送系の整 合を、温度特性も含めて厳密に正確に維持することがで きる。



【特許請求の範囲】

【請求項1】 CMOSレベルの信号を入力とする論理 部と、

1

この論理部の出力を一方の入力とし、基準電位を他方の 入力とする差動増幅器と、

ゲートがこの差動増幅器の正論理出力ノードおよび負論 理出力ノードのいずれか一方に接続され、出力用にオー プンドレイン構成されたMOS電界効果トランジスタ と、

このMOS電界効果トランジスタの出力ノードの電位と 10 基準出力レベルとの差異を監視し、その結果を前記差動 増幅器の電流源にフィードバックし、前記差動増幅器を して、前記MOS電界効果型トランジスタのゲートに前 記差異を小さくするような電位を与えさせるように動作 する演算増幅器とを備えることを特徴とする半導体装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に CMOSレベルをECLレベルに変換して出力するバッ 20 ファを有する半導体装置に関する。

[0002]

【従来の技術】この種の従来の半導体装置における出力 部分の一例の回路図を図3に示す。図3を参照すると、 この出力部分は、ドレインが出力端子1に接続され、ソ -スが電源端子2に接続されたオープンドレインのPチ ャンネルMOS電界効果型トランジスタ(以後PMOS トランジスタと記す) Pと、出力端子1と電源端子2と の間に直列に接続された2つのダイオードD1, D2と* *からなる。

【0003】PMOSトランジスタPのゲートには、内 部の回路(図示せず)からのデータ信号Dが論理部3を 介して入力される。このデータ信号Dのレベルは、CM OSレベルである。出力端子1には、この半導体装置の 外部にバイポーラトランジスタで構成された回路(図示 せず) が接続されている。このパイポーラトランジスタ 回路の信号レベルはECLレベルであって、例えば、-2 Vと接地電位 (電源端子2の電位) の二値をとる。こ のようにして、CMOSレベルの信号がECLレベルに 変換されて伝送される。

【0004】尚、図3において、出力端子1と電源端子 2 とを間に設けられている二つのダイオードD₁, D₂ は、出力の振幅を調整するためのものである。すなわ ち、このダイオードがない場合、出力端子1の電位は、 PMOSトランジスタPが導通していないと、外部に接 続される終端電位(上の例では-2V)まで降下するの に対して、ダイオードが有ると、このダイオードによっ て、電源端子2の電位からダイオードの順方向電圧の分 だけ下った値(この場合は、2個分で約-1.4V)に なる。このように、ダイオードの数によって、出力信号 振幅を調整することができる。

【0005】ここで、後の説明の便利のために、上に述 べた半導体装置の出力レベルの温度特性について考察し ておく。図3において、PMOSトランジスタPが導通 状態にある時のドレイン電流を I p とすると、 I p は下 記の①式で表わされる。

[0006]

$$I_D = \frac{\beta}{2} (V_{es} - V_T)^2$$

$$\begin{pmatrix} \text{但し、} V_{es}; \text{PMOS} \text{トランジスタPのゲート・ソース間電圧} \\ V_T; \text{PMOS} \text{トランジスタPのしきい値電圧} \end{pmatrix}$$
尚、①式において、 β は

$$\beta = \mu \cdot C_{ox} \cdot \frac{W}{A}$$

但し、Cox:PMOSトランジスタPのゲート酸化膜容量 し ;PMOSトランジスタPのチャンネル長

で表わされる。

【0007】ここで μ はキャリアの移動度であり、これ は負の温度特性をもっている。つまりMOSトランジス 夕構成では、オープンドレインの形で出力段をつくるこ とで、出カレベルが負の温度特性をもつ。このように、 50

出力レベルが負の温度特性を持つことが、従来の半導体 装置の特徴の一つである。

[0008]

【発明が解決しようとする課題】上述したように、従来

3

の半導体装置では、その出力レベルが負の温度特性を持 っている。

【0009】これに対して、この半導体装置から信号を うける方の、外部のバイパーラトランジスタ構成の回路 の温度特性について考えてみる。バイポーラトランジス* * 夕の場合、パイポーラトランジスタがエミッタフォロワ で接続されているとき、エミッタ・コレクタ間の電位差 をVccとすれば、その出力電圧V。は、下記の②式で表 わされる。

[0010]

$$V_0 = V_{cc} - (R_c \cdot I_B \cdot \frac{h_{FE}}{1 + h_{FE}})$$

但し、Rc : バイポーラトランジスタのコレクタ抵抗

I g ; バイポーラトランジスタのエミッタ電流

hpe; バイポーラトランジスタの電流増幅率

【0011】②式においてIm はベース抵抗に依存して おり、 R_c , I_E および h_{FE} は全て正の温度特性をも つ。つまり、V。は正の温度特性をもっている。

【0012】結局、MOSトランジスタのオープンドレ インは負、バイポーラトランジスタのエミッタフォロワ は正、と相反する温度特性を有している。このことは、 MOSトランジスタで構成された半導体装置が、厳密に 20 はECLレベルの伝送系になじまないことを意味してい る。

【0013】つまり、従来のMOSトランジスタ構成の 半導体装置には、温度特性までを含めた正確なECLレ ベルの出力を得ることが困難であるという問題があっ た。

[0014]

【課題を解決するための手段】本発明の半導体装置は、 CMOSレベルの信号を入力とする論理部と、この論理 部の出力を一方の入力とし、基準電位を他方の入力とす 30 る差動増幅器と、ゲートがこの差動増幅器の正論理出力 ノードおよび負論理出力ノードのいずれか一方に接続さ れ、出力用にオープンドレイン構成されたMOS電界効 果トランジスタと、このMOS電界効果トランジスタの 出力ノードの電位と基準出力レベルとの差異を監視し、 その結果を前記差動増幅器の電流源にフィードバック し、前記差動増幅器をして、前記MOS電界効果型トラ ンジスタのゲートに前記差異を小さくするような電位を 与えさせるように動作する演算増幅器とを備えることを 特徴としている。

[0015]

【実施例】次に、本発明の最適な実施例について図面を 用いて説明する。図1は、本発明の第1の実施例の構成 を示すプロック図である。

【0016】図1を参照すると、本実施例では、チップ 上に同じ構成の複数個(この場合は3個)の出力バッフ ァ4a,4bおよび4cからなる出力バッファ群があ る。そして、この出力パッファ群から、任意の出力パッ ファを1つ(この場合は出力バッファ4a)だけ選択

力し、基準出力電位と比較してレベルを監視する。監視 結果は前述の出力パッファ群内の全ての出力パッファ4 a, 4bおよび4cの電流源に入力され、反映される。 このようにして、この出力バッファ群内の全ての出力バ ッファの出力レベルを一括制御する。

【0017】以下に本実施例の動作を詳細に説明する。 前述したように、選択されたバッファを出力バッファ4 aとすると、その入力端子7。より入力されたデータ信 号Dは、論理部3aを経て、差動増幅器を構成するNM OSトランジスタN1 のゲートに印加される。差動増幅 器の他方のNMOSトランジスタN。のゲートには各出 カバッファのしきい値となる基準電圧源8の電位が印加 されている。そして差動増幅器の負論理出力は、ソース が高位電源端子9に接続されドレインがオープンドレイ ンに構成されたPMOSトランジスタPのゲートに入力 される。PMOSトランジスタPのドレイン(出力端子 1 a) からの出力は、標準ECL出力レベルとの差異を 監視する演算増幅器6の負入力端子に入力される。一 方、演算増幅器6の正入力端子には高電位基準電圧発生 器10からの出力がトランスファゲートのNMOSトラ ンジスタN。を介して入力されるか、或いは、低電位基 準電圧発生器 1 1 からの出力がトランスファゲートのN MOSトランジスタN₄を介して入力される。いずれが 入力されるかは、入力端子?。へ入力されるデータ信号 Dのレベルによって決まる。すなわち、今、論理部3a の出力が"H"であると、出力端子1aのレベルは

"H"となる。この時、電流源制御回路5では、NMO SトランジスタN3 が導通するので、高電位基準電圧発 生器10の出力が演算増幅器6に入力され、出力端子1 aからの"H"レベル出力と比較される。

【0018】反対に論理部3aの出力が"L"である と、出力端子1aのレベルは"L"となる。この時、論 理部3aの出力がインパータ12aによって反転され "H"になるので、電流源制御回路5では、NMOSト ランジスタN4 が導通し、低電位基準電圧発生器11の 出力が演算増幅器6に入力される。そして、出力端子1 し、その出力を電流源制御回路5内の演算増幅器6に入 50 aからの"L"レベル出力と比較される。

40

【0019】以上の動作により、出力バッファ4aの出力端子1aのレベルは、ハイレベル、ローレベル共に常時監視される。

【0020】標準ECL出力レベルとの間に差異があると、演算増幅器6からはその大きさに応じた出力が出力され、出力バッファ4a内のNMOSトランジスタNsのゲートに入力される。この結果、出力バッファ4aを構成する差動増幅器の動作電流が変化し、負荷13と負荷14による電圧降下に差を生じさせる。そして、出力バッファ4aの出力となるPMOSトランジスタPのゲート印加電圧が変化し、出力端子1aの電位が制御される。

【0021】ところで図1によれば、電流源制御回路5の出力は、出力バッファ群の他の出力バッファ4b,4cを構成している差動増幅器の電流源へも接続されている。このことにより、チップ内のつくり込みのばらつきの範囲内で全ての出力バッファの出力バッファのレベルを制御することができる。

【0022】次に、本発明の第2の実施例について説明する。図2は、本発明の第2の実施例の構成を示すプロ20ック図である。図2を参照すると、本実施例では、出力レベルと基準出力レベルを比較するための演算増幅器が、ハイレベル用の演算増幅器6Hとローレベル用の演算増幅器6Lとの2つに分割されている。そして、一方の演算増幅器6Hは、出力パッファ4dの出力端子1dのレベルと高電位基準電圧発生器10からの電圧との比較を行なう。また、他方の演算増幅器6Lは、他の出力パッファ4eの出力端子1eのレベルと低電位基準電圧発生器11からの電圧との比較を行う。

【0023】本実施例は、出力バッファ4dの論理部3 30dの出力がハイレベルのときに導通状態となるトランスファゲートのNMOSトランジスタN3を経て、演算増幅器6Hの出力が、各出力バッファの差動増幅器の電流源制御を行なう。また、出力バッファ4eの論理部3eの出力の反転論理で導通状態となるトランスファゲートのNMOSトランジスタN4を経て演算増幅器6Lの出力が、各出力バッファの差動増幅器の電流源制御を行なう。

【0024】以上の構成により、本実施例は、チップの 製造上のばらつきによる出力レベルの変動を抑制するこ 40 とができるという利点を有している。

[0025]

【発明の効果】以上説明したように、本発明では、オープンドレイン構成の出力MOSトランジスタのゲート電位を差動増幅器の出力で制御するようにしている。そして、出力レベルを常時基準出力レベルと比較し監視して、差異が生じた時にはその差異を差動増幅器の動作電流にフィードバックし、差動増幅基の出力電位を変化させることによって、出力のMOSトランジスタのゲート電位を調整し、差異を小さけするように構成している。しかも、前述の監視結果は、同一チップ上の他の出力バッファにもフィードバックされる。

6

【0026】このことにより、本発明によれば、周囲温度が変化した時でも、製造時のばらつきの範囲内で、出力レベルを安定に保つことができる。これは、MOSトランジスタの温度特性とバイポーラトランジスタの温度特性とが、互いに逆の特性を示し、従来、MOSトランジスタ構成の半導体装置からの出力を、バイポーラトランジスタ構成の半導体装置に入力する場合には、厳密には整合を取ることが困難であったこと考えると、本発明による半導体装置の出力をECLレベルの回路に入力する時に、特に大きな利点となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例における出力部分の構成を示すプロック図である。

【図2】本発明の第2の実施例における出力部分の構成を示すプロック図である。

【図3】従来の半導体装置における出力部分の回路図である。

【符号の説明】

1, 1 a, 1 d, 1 e 出力端子

2 電源端子

3, 3 a, 3 d, 3 e 論理部

4a, 4b, 4c, 4d 出力パッファ

5 電流源制御回路

6, 6H, 6L 演算增幅器

7 a 入力端子

8 基準電圧源

9 高位電源端子


10 高電位基準電圧発生器

11 低電位基準電圧発生器

12a インバータ

13,14 負荷

【図1】




[図2]

1d, fe; 出力端子 GH, GL; 演算增幅器

3d,3e;論理部 10;高電位基準電圧発生器

4d,4e; 出カバッファ 11; 低電位基準電圧発生器



【図3】

